Skip to main content
MENU

56Gbit/s帯 高速半導体チップの測定

56Gbit/s帯 高速半導体チップの測定


インターコネクト評価


56 Gbit/s BER測定

高性能サーバ、スイッチのBack Planeなどでは、ビットレートの高速化と同時に低消費電力化が進んでいます。SERDES、Clock Data Recovery(CDR)などの半導体チップの入出力振幅は、低消費電力化のために下がってきており、シグナルインテグリティ評価が重要になってきています。
DEMUX MP1862Aの高感度特性 25 mV(typ.)により、これらの低振幅のデバイス出力信号を確実に受信します。



ジッタ耐力試験

MP1800Aにジッタ変調源 MU181500Bを搭載することにより、SJ(2種類)、RJ、BUJ、SSCを個別または同時に付加できるため、CEI-56Gなどのさまざまな規格に対応したジッタトレランス試験ができます。

ジッタ変調源 MU181500B 設定画面
ジッタ変調源 MU181500B 設定画面
ジッタ/ノイズ トレランス テスト ソフトウェア MX181500A 設定画面
ジッタ/ノイズ トレランス テスト ソフトウェア MX181500A 設定画面

 

正弦波ジッタ(SJ)
正弦波ジッタ(SJ)
ランダムジッタ(RJ)
ランダムジッタ(RJ)
有界非相関ジッタ(BUJ)
有界非相関ジッタ(BUJ)
ハーフピリオドジッタ(F/2ジッタ)
ハーフピリオドジッタ(F/2ジッタ)




入力感度試験

MUX MP1861Aは、最大で0.5 Vp-p~3.5 Vp-p(56G、MP1861A-013搭載時)の広い可変範囲により、デバイスの入力感度を試験できます。
MP1861Aには6 dB ATTが標準添付されており、0.25 Vp-p~1.75 Vp-pの範囲で使用できます。EOS(Electric Over Stress)による故障を防ぐため、アンリツは6 dB ATTの使用を推奨します。



バスタブジッタ測定

CEI-56Gなどの標準規格では、デバイスの出力ジッタ許容値を規定しています。
バスタブジッタ測定は、位相に対するビットエラーレートの変化からデバイスの出力Total Jitter(TJ)、RJ、DJの分離解析を行います。また、最適ビット誤り率を計算します。
バスタブジッタ測定には、DEMUXおよびEDに基準となるクリーンクロックが必要です。ジッタ付加を行いながら、MP1862Aはクリーンクロックによるバスタブジッタを測定できます。

バスタブジッタ
以下のお住まいの国をご確認の上、最寄りのイベント、連絡先情報、特別キャンペーンをご覧ください。