클라우드 컴퓨팅 서비스의 확대로 데이터 센터에서의 트래픽 용량이 폭발적으로 증가하고 있습니다. 이런 문제를 해결하기 위해 400GbE 및 CEI-56G와 같은 신규 고속 인터페이스가 확대되어 서버와 네트워크 기기 간의 통신 속도를 늘리고 있습니다. 수신기 특성과 지터 오차는 이들 고속 인터페이스에 의해 사용되는 SERDES 등과 같은 PHY 장치의 핵심이 되는 성능 지표입니다. 56G/64G bit/s MUX MP1861A 및 56G/64G bit/s DEMUX MP1862A를 PPG, ED가 설치된 MP1800A와 조합함으로써 지터 모듈레이션 소스가 최대 64Gbit/s까지 시리얼 NRZ 데이터의 생성을 지원하며, BER 및 지터 오차 측정도 지원합니다. SJ, RJ, BUJ, SSC, 듀얼 톤 SJ, 반주기 지터(짝수/홀수 지터) 등과 같은 다양한 지터 컴포넌트의 오차는 배스터브 지터와 함께 측정해서 CEI-56G와 같은 새로운 표준을 지원합니다.
■ 56G/64Gbit/s MUX MP1861A
| 항목 |
사양 |
| 데이터 출력 |
비트 레이트 |
8 Gbit/s ~ 56.2 Gbit/s
8 Gbit/s ~ 64.2 Gbit/s (MP1861A-001) |
| 채널 수 |
1ch 및 MP1800A를 연결함으로써 최대 4ch을 패럴렐 동기 |
| 진폭 |
0.5 Vp-p ~ 2.5 Vp-p (≤56.2 Gbit/s, MP1861A-011)
1.0 Vp-p ~ 2.5 Vp-p (>56.2 Gbit/s, MP1861A-011)
0.5 Vp-p ~ 3.5 Vp-p (≤56.2 Gbit/s, MP1861A-013)
1.0 Vp-p ~ 3.5 Vp-p (>56.2 Gbit/s, MP1861A-013) |
내재적 랜덤 지터*1 |
200 fs rms (전형치)
|
| 반주기 지터 |
±20 스텝 |
| 치수 및 중량 |
120 (W) x 90.9 (H) x 140 (D) mm (돌출부 제외), ≤5 kg |
28G/32G bit/s PPG MU183020A/21A
+
28G/32G bit/s ED MU183040B/41B
+
56G/64G bit/s MUX MP1861A
+
56G/64G bit/s DEMUX MP1862A
|
시스템 지터 오차
56.2 Gbit/s 에서의 전형적인 예
|
*1: <200 fs rms의 내재적 랜덤 지터와 함께 샘플링 오실로스코프를 사용, 샘플링 오실로스코프 특성 내재적 랜덤 지터 제외
