PCIe Express® (PCIe®)
R&D 프로세스의 성능 향상
PCI Express®(PCIe®)는 데이터센터, 컴퓨팅 플랫폼, 스토리지 시스템 및 자동차 분야에서 널리 사용되는 고속 직렬 인터커넥트 표준입니다.
PCIe 규격은 PCI-SIG®(Peripheral Component Interconnect Special Interest Group)가개발 및 유지하고 있습니다. AI 서버와 데이터센터에서 증가하는 데이터 처리량 요구에 힘입어 최신 PCIe 7.0 규격이 2025년에 발표되었으며, 차세대 PCIe 8.0 표준의 개발도 이미 진행 중입니다.
한편 데이터 전송 속도의 증가로 인해 전기 인터커넥트는 전송 손실 증가와 전송 거리 감소라는 과제에 직면하고 있습니다. 이러한 한계를 극복하기 위해 업계는 기존 전기 링크보다 더 긴 거리에서 더 높은 속도와 더 낮은 손실을 제공할 수 있는 광 인터커넥트 기술 개발을 적극 추진하고 있습니다.
PCI-SIG®, PCIe® 및 PCI Express®는 PCI-SIG의 등록 상표입니다.
칩
애드인 카드
광학 배선
커넥터
백서:
고속 인터페이스에서 인트라 페어 스큐(Intra-Pair Skew) 설계 및 평가 과제 극복
PCIe 및 USB와 같은 디지털 신호 인터페이스에서 데이터 속도가 증가함에 따라, 차동 인터페이스 내 인트라 페어 스큐(Intra-Pair Skew)의 영향이 점점 더 중요해지고 있다.
이 백서는 고속 디지털 전송에서 인트라 페어 스큐가 미치는 영향과 그에 따른 과제, 그리고 스큐 정도를 평가해야 하는 필요성에 대해 설명합니다.
백서:
PCIe® 6.0: Testing for a New Generation
PCI Express® (PCIe) 6.0에서는 제품 설계 검증이 더욱 복잡해지고 있습니다.
이 백서에서는 다양한 기술과 적절한 신호 무결성 측정 솔루션에 대해 설명합니다.
PCIe 테스트 과제
PCIe 5.0까지의 세대에서는 NRZ(Non-Return-to-Zero) 변조가 주류를 이루었으며, 각 비트는 디지털 데이터에 두 가지 전압 레벨을 사용하여 전송되었습니다. 그러나 더 빠른 속도와 더 큰 용량의 데이터 전송에 대한 수요를 충족하기 위해 PCIe 6.0은 심볼당 2비트를 전송하기 위해 4개의 전압 레벨을 사용하는 PAM4(Pulse Amplitude Modulation 4)와 FEC(Forward Error Correction)를 채택했습니다. 이러한 기술은 PCIe 7.0에서도 계속 적용되고 있습니다. 4레벨 변조 방식인 PAM4는 심볼당 2비트를 전송하여 NRZ에 비해 두 배의 비트 전송률을 구현하여 대역폭 효율성을 향상시킵니다. 반면, PAM4는 지터와 노이즈에 더 취약하여 그 영향이 더욱 두드러집니다. 결과적으로 PCIe 디바이스의 설계는 이전보다 훨씬 더 복잡해졌습니다.
프로토타입 디버깅과 설계 검증부터 규정 준수컴플라이언스 테스트와 상용 출시까지 개발의 모든 단계에서 신호 품질 평가는 고속 디지털 시스템에 필수적입니다. 신호 품질 테스트는 설계 개선을 위한 중요한 피드백을 제공하고 제품 신뢰성을 향상시킵니다. 또한 호스트-장치 상호 운용성을 보장하려면 지터 허용치 평가 및 링크 설정 중 링크 트레이닝 평가와 같은 물리적 계층 테스트가 필요합니다. 또한 정상적인 경우뿐만 아니라 비정상적인 경우에도 동작을 검증하는 것이 필요합니다.
NRZ 파형
PAM4 파형
PCIe R&D 솔루션
테스트는 PCIe 디바이스 PHY 계층의 디지털 신호 품질을 보장하고 개선합니다.
송신기 및 수신기 테스트
송신기(Tx) 테스트는 실시간 오실로스코프(Real-Time Oscilloscope, RTO)를 사용하여 PCIe 디바이스의 레퍼런스 클록 및 데이터 신호 출력의 상승/하강 시간, 진폭, 아이 폭, 지터 등을 평가합니다. 또한 펄스 패턴 발생기(Pulse Pattern Generator, PPG)를 신호 소스로 사용하여 RTO에서 (Phase Locked Loop, PLL) (위상 고정 루프) 대역폭을 측정합니다.
수신기(Rx) 테스트는 전기 신호에 노이즈 및 지터와 같은 스트레스를 가하는 PPG 및 비트 오류율(Bit Error Rate, BER) 테스터를 사용하여 PCIe 디바이스의 지터 허용 오차, 크로스토크, 작동 마진 등을 평가합니다.
안리쓰의 Signal Quality Analyzer-R MP1900A는 고성능 8슬롯 모듈식 BER 테스터입니다. 이 제품은 NRZ/PAM4 신호를 사용하여 PCI Express와 같은 고속 버스 인터페이스의 물리 계층 측정을 단일 계측기에서 모두 지원합니다.
또한, 안리쓰의 SI 및 PAM4 PPG용 시퀀스 편집기 기능 옵션 051은 고속 디지털 인터페이스용 테스트 패턴 및 시퀀스 구성부터 해당 테스트 실행까지 모든 것에 대한 포괄적인 솔루션을 제공하며, 효율성과 안정성을 모두 결합합니다. 시퀀스 에디터는 직관적인 GUI를 갖추고 있어 정상, 비정상, 스트레스 테스트 시나리오에 대한 시퀀스를 쉽게 구성할 수 있습니다. 이를 통해 컴플라이언스 요구 사항에 맞춰 유연한 테스트가 가능하고, 물리 계층 성능 검증, 논리 계층 오류 동작 재현, 효율적인 근본 원인 분석이 가능합니다.
백서:
PCIe 6.0: Testing for a New Generation
동영상:
MP1900A PCIe 6.0 Compliance Test
리플렛:
테크니컬 노트:
Empirical BER Characterization of Intra-Pair Skew for PCIe® at 64 GT/s
어플리케이션 노트:
프로토콜 테스트
PCIe에서 링크 상태 전환은 물리 계층의 링크 트레이닝 및 상태 상태 머신(LTSSM)에 의해 관리됩니다. 프로토콜 테스트는 LTSSM 전환이 올바르게 발생하는지 확인합니다. 링크 장애가 발생하면 링크 트레이닝과 LTSSM의 동작을 분석하여 근본 원인이 물리 계층에 있는지, 논리 계층에 있는지 확인합니다.
PPG 및 BER 테스터를 통합한 Signal Quality Analyzer-R MP1900A와 파트너가 제공하는 RTO를 결합하여 송신기 테스트, 수신기 테스트 및 프로토콜 테스트를 모두 수행할 수 있습니다. 또한 전용 소프트웨어를 사용하여 MP1900A와 RTO를 모두 자동으로 제어함으로써 복잡한 테스트 조건을 쉽게 구성할 수 있어 디버깅 및 컴플라이언스 테스트 시간을 단축하는 데 도움이 됩니다.
제품 카탈로그:
Signal Quality Analyzer-R MP1900A - PCIe/USB/Thunderbolt/Display Port Test Solutions
상호 연결 테스트
调개발 중인 프로토타입 장치에서 신호 저하의 원인을 특성화하고 성능을 개선하는 등의 디버깅에는 부품과 신호선로의 삽입 손실과 반사 손실을 평가하는 것이 필요합니다. 이것을 상호연결 테스트라고 합니다.
안리쓰의 ME7838 시리즈, MS4640B 시리즈와 같은 벡터 네트워크 분석기는 USB 장치나 소재가 있는 인쇄 회로 기판을 포함한 하드웨어의 전기 배선의 주파수 특성, 반사 특성(S-파라미터), 임피던스를 평가할 수 있습니다.
백서:
- PAM4 Demands Accurate S-Parameter
- Exploring VNAs: The Definitive Tool for Signal Integrity in High-Speed Digital Systems
동영상:
Case Study
퀄리타스반도체
고속 인터커넥트 IP 개발 분야의 선도 기업이 안리쓰(Anritsu)의 벡터 네트워크 분석기를 활용하여 검증 능력과 개발 효율을 향상시켰습니다.
Micro-Star International Co., Ltd.
최첨단 PC 및 주변 장치 개발 과정에서 고속 디지털 전송의 기술적 문제를 해결합니다.
BER 테스터와 VNA를 사용하여 어떤 두드러진 성과를 이루었습니까?
관련 자원
