Compute Express Link® (CXL®)
实现主存与设备之间的缓存一致性
Compute Express Link®（CXL®）是一种基于 PCI Express®（PCIe®）的高速互连标准，可在保持数据一致性的同时实现高速数据传输，适用于 CPU、GPU、AI 加速器等设备之间的互连。
CXL 提供缓存一致性（Cache Coherency）功能，确保主存中的数据与连接设备所维护缓存中的数据保持同步。通过消除传统 PCIe 系统中大量必需的数据同步开销，CXL 有助于降低 CPU 负载和延迟，从而提升整体系统性能。
Compute Express Link® 和 CXL® 是 Compute Express Link Consortium 的注册商标。
PCI-SIG®、PCIe® 和 PCI Express® 是 PCI-SIG 的注册商标。
CXL 设备测试面临的挑战
挑战 1: 链路训练问题的复现与定位
在 CXL 设备开发过程中，工程师需要验证设备能否通过链路训练（Link Training）以预期的数据速率和通道配置与主机平台成功建立连接。
链路训练是指设备与主机在建立 PCIe 或 CXL 链路时，通过协商数据速率、通道宽度等参数并执行均衡（Equalization）过程来完成连接建立的机制。
然而，工程师可能会遇到链路建立失败、链路运行速度低于预期或在特定条件下链路运行不稳定等问题。为了找出根本原因，必须能够复现这些问题，但在实际主机平台上重现所需条件通常十分困难且耗时。
因此，故障隔离与根本原因分析往往需要投入大量时间，不仅增加了调试工作量，也会影响产品开发进度。
挑战 2: 噪声与抖动容限评估困难
由于 CXL 专为支持高带宽、低延迟数据传输而设计，因此必须充分评估由噪声和抖动引起的信号退化对传输质量的影响。
在实际系统中，缓存一致性操作通常会产生持续的大流量负载，因此必须验证设备在真实运行条件下是否仍能保持足够的信号裕量（Signal Margin）。
为此，工程师需要人为施加可控的噪声和抖动，以评估设备对于噪声和抖动的容限裕量。然而，传统面向一致性认证（Compliance）的测试环境通常缺乏足够的灵活性、设备能力或测试时间，难以准确模拟真实运行环境。
因此，一些潜在的信号完整性问题可能在开发阶段未被发现，并最终导致产品部署后的性能下降及可靠性降低。
CXL 设备测试解决方案
解决方案 1: 通过控制链路训练条件复现问题
安立MP1900A信号质量分析仪中搭载的 Sequence Editor Function（序列编辑器功能）可帮助工程师控制链路训练条件，并有意复现异常运行状态。
序列编辑器功能是一款用于高速数字接口的测试模式与测试序列灵活创建的软件。工程师可修改链路训练序列中的训练模式和传输次数，并设置循环（Loop）和断点（Breakpoint）。
借助该功能，用户能够详细验证设备在实际主机平台难以重现的特定通信条件及故障场景下的行为表现。此外，通过对正常状态与异常状态进行比较，还能显著简化故障隔离与根本原因分析工作。
因此，工程师能够更快发现问题、减少调试工作量并缩短开发周期。
解决方案 2: 在高流量条件下定量评估噪声与抖动裕量
MP1900A 中的序列编辑器功能可以生成模拟 CXL 通信的测试序列。按照这些序列运行时，MP1900A 能够在施加可控且可量化噪声与抖动的同时，重现高流量通信环境。
这使工程师能够在接近真实系统环境的运行条件下，高效评估设备可承受的噪声与抖动裕量。
该解决方案还支持多通道（Multi-Lane）测试场景，使用户能够评估跨多个通道的 CXL 通信性能，并验证设备对于通道间偏斜（Lane-to-Lane Skew）的容忍能力。
通过将 MP1900A 与序列编辑器功能结合使用，工程师能够执行在高流量环境下通常难以实现的压力测试。这有助于降低产品现场部署后发生通信不稳定和性能下降的风险。
相关资料
