Skip to main content
MENU

安立公司将携PCIe 4.0/PAM4等高速测试方案出席DesignCon2018

2018/1/15

DesignCon 2018 Where the chip meets the board

全球最知名的信号完整性和电子设计峰会DesignCon2018即将于2018年1月30日至2月1日在美国加利福尼亚圣克拉拉的圣克拉拉会议中心举行。

作为高速信号测试方案的有力提供者之一,安立公司近年来每年都会作为赞助商参与峰会,今年也不例外,安立公司再次作为白金赞助商,携其最新的PAM4 BER测试、PCIe 4.0接收机测试、100G测试等方案亮相DesignCon2018大会。

热诚地欢迎各界人士光临安立公司位于DesignCon的展位:#741号

在展台上展示的内容将包括:

  • 200/400G PAM4 BER测试 (IEEE 802.3, CEI, IBTA)
  • 100G AOC抖动容限测试
  • 一体化可携带25G/100Gbase-CR4/KR4误码率+RS-FEC测试方案
  • 高速串行接口接收机测试 (PCIe 4.0, Thunderbolt™, USB 3.0)
  • PCIe 4.0接收机一致性测试
  • 70 GHz 4端口VNA信号完整性
  • 43.5 GHz 4端口VNA信号完整性
  • 自动化VNA SI一致性

另外不要错过我们与合作伙伴(Teledyne LeCroy及GRL)一起举行的技术会议!
听取业内专家对最新测试方案的介绍
日期:2月1日 周四
地点:Great America Meeting Room 2.

 时间
 题目
 演讲人
 10:15 AM – 10:55 AM
 200/400G PAM4 BER测试方案(IEEE 802.3, CEI, IBTA)
 Hiroshi Goto
(Anritsu)
 11:05 AM – 11:45 AM
 56G PAM4 BER测试现场演示
 James Morgante
(Anritsu)
 2:00 PM – 2:40 PM
 PCI EXPRESS GEN3, GEN4 和GEN5物理层测试要求与测试流程
 Patrick Connally
(Teledyne LeCroy)
 2:50 PM – 3:30 PM
 高速串行总线接收机测试方案(PCIe Gen4, Thunderbolt, USB 3.0)
 Mike Engbretson
(Granite River Labs)

在下面确认您所在国家,以查看当地活动、联系信息和优惠活动。