Skip to main content
MENU

シグナル クオリティ アナライザ MP1800Aで高速シリアルBUSインターフェース規格に対応

2016/02/26
PCI Express/USBデバイスのジッタ耐力試験を実現

シグナル クオリティ アナライザ MP1800A

アンリツ株式会社(社長 橋本 裕一)は、シグナル クオリティ アナライザ MP1800Aシリーズのアプリケーションソフトウェアとして、PCI Express[※1]USB[※2]規格に対応したデバイスの評価を可能とする「ハイスピード シリアルデータテスト ソフトウェア MX183000A」を開発。2016年2月26日より販売を開始いたします。

MP1800Aシリーズに本アプリケーションソフトウェアを搭載することにより、PCI ExpressやUSBデバイスの評価で必要とされるリンクシーケンスパターン[※3]の発生とジッタ耐力[※4]試験が行えます。

PCI Express、USBの次世代規格に対応したデバイスの評価で必須となる機能を実現したことにより、設計検証の効率化に貢献いたします。

NewsRelease_2016_0226_MX183000A

[開発の背景]

データ通信トラフィックの拡大により、デジタル通信システムにはさらなる大容量化と高速化が求められています。PCI ExpressやUSBに代表される高速BUSインターフェース規格では高速化に伴いシグナル インテグリティ[※5]の確保がますます困難になってきており、ジッタ耐力試験では実測によるマージン確認が必須となってきています。

PCI ExpressやUSBのような高速BUSインターフェースでデバイス間の通信を行うためには、LTSSM[※6]と呼ばれるステートマシン制御に従う必要があり、デバイスのジッタ耐力試験を行う場合、この制御に対応できるリンクシーケンスパターンが必要となります。

ハイスピード シリアルデータテスト ソフトウェア MX183000Aを使用することにより、ステート遷移に必要なパターン信号の発生が可能となり、ジッタ耐力試験が行えます。

さらに、ジッタ耐力試験では、SJ・RJ・BUJ[※7]を印加したPHYデバイスのジッタ耐力試験により正確な耐力試験が可能なほか、低レートの推定BER[※8]測定によりデバイスのマージン検証による測定時間の短縮も可能です。


[製品概要]

MP1800Aとジッタ変調信号源、パルスパターン発生器、誤り率測定器を組み合わせ、ハイスピード シリアルデータテスト ソフトウェア MX183000Aからこれらを制御することにより、高速BUSインターフェース デバイスのステートマシン制御とジッタ耐力試験を容易に実施でき、テスト工数の削減およびならびに正確なシグナル インテグリティ測定を実現します。


[ハイスピード シリアルデータテスト ソフトウェア MX183000Aの特長]

■Jitter Tolerance Test機能 (MX183000A Option-PL001)

  • SJ/RJ/BUJを印加したPHYデバイスのジッタ耐力試験が可能
  • 低レートの推定BER測定によりデバイスのマージン検証が可能
  • HTML、CSV形式の測定結果レポートを出力可能
  • ■PCI Expressリンクシーケンス発生機能(MX183000A Option-PL011)

  • シーケンス発生によりデバイスのステータス遷移を制御し、PCI Express Base Specification Rev1.0-4.0デバイスのLogical Sub Block評価をサポート
  • 8B/10B、128B/130B、Scramble、SKIP Insertion生成
  • ■USBリンクシーケンス発生機能(MX183000A Option-PL012)

  • USB3.1 Gen1-2デバイス評価のためLoopbackモードに遷移が可能
  • 8B/10B、128B/132B、Scramble、SKIP Insertion、LFPS生成

  • [ MP1800Aについて詳しくはこちらから ]


    [※用語解説]

    [※1] PCI Express
    PCI-SIGにより策定されるシリアルデータバス規格。主にパソコン内部の通信で使用される。最新はGen4.0で1レーンあたりの帯域を16 GT/sとしている。

    [※2] USB
    USB-IFにより策定されるシリアルデータバス規格。パソコン等のホスト機器に接続する周辺機器間で使用される。最新はUSB3.1で10 Gbit/sを実現している。

    [※3] リンクシーケンスパターン
    ホストとターゲットの接続を確立するシーケンスパターン

    [※4] ジッタ耐力
    シリアルデータバスの性能を見極めるための試験方法で、レシーバにジッタ可変変調データを入力し、そのBERによって定義される。

    [※5] シグナル インテグリティ

    信号が伝播する際に生じる波形のひずみなど、信号の品質を指す。

    [※6] LTSSM
    シリアルデータバスがデバイス間で通信の状態管理を行うためのステートマシンのこと。

    [※7] SJ・RJ・BUJ
    ジッタをその発生原因や性質により分類した略称。
    SJ: 正弦波ジッタ
    RJ: Random Jitterの略称。無限に広がる性質をもっており、その広がりが正規分布に近似している。
    BUJ: Bounded Uncorrelated Jitterの略称。近接する信号ラインからのクロストークなどの外的要因によって発生するジッタ。

    [※8] BER
    ビット誤り率。ランダムに伝送したデジタルデータを復調した際の誤りデータの比率。

    以下のお住まいの国をご確認の上、最寄りのイベント、連絡先情報、特別キャンペーンをご覧ください。